Victor_VG
Tracker Mod | Редактировать | Профиль | Сообщение | Цитировать | Сообщить модератору
triolan
Да, как инженер занимающийся разработкой ЭВМ я естественно, старовер ибо мне приходится разбираться в том, какие комплектующиее удовлетворят требованиям ТЗ, а какие откажут в самый не подходящий момент. А так я был бы рад определить ТТХ нужного мне элемента и просто выбрать из каталога наиболее подходящий. И поверьте, затраты времени на разработку в таком случае сократились бы в несколько раз, в т.ч. и за счёт исключения время-затратных тестовых испытаний.
Но, увы, физическая природа запоминающей ячейки любого EEPROM (электрически перезаписываемых ПЗУ) к которым относится абсолютно вся флэш память вне зависимости от конструктива, предельно проста:
в её основе лежит полевой транзистор с изолированным затвором между которым и токопровоящим каналом транзистора располагается изолированный от остальных элементов структуры слоями диэлектрика тонкий слой SiN (электрета - вещества изменяющего свой заряд при помещении в электрическое поле и сохраняющего его после его снятия внешнего электрического поля) в котором при подаче на затвор управляющего импульса создаётся наведённый заряд - ячейка программируется, а после снятия управляющего сигнала сохраняет своё состояние до момента перезаписи, но не дольше чем время утечки наведённого заряда из слоя электрета. Под ним обычно находится второй затвор управляющий выбором ячейки, что позволяет избежать использоваия элемента 2И для её адресации. Вместо него может использоваться подложка транзистора, но смысл одинаков - на второй затвор (вывод подложки) подаётся сигнал запрета выключающий ячейку.
Логическое сотояние ячейки читается элементарно - наведённое в электрете поле меняет проводимость канала, а значит и напряжение на нагрузочном резисторе в конце истоковой шины, а потому и её схема столь же проста - один МОП транзистор и три шины - разрядная и строка и запись. Сток каждой ячейки подключён к одной из разрядных шин, затвор запрета к другой, управляющий затвор к разрядной шине записи, а истоки всех транзистров разряда подключены к общей шине считывания.
Проблема только в том, что число возможных операций перезаписи ячейки ограничено моментом разрушения электрета, а запись в матрицу происходит в три стадии: строка читается в буфер, он модифицируется согласно входным данным, строка стирается, строка записывается целиком. Именно это и снижает надёжность накопителя в целом.
Ну и плюс к тому различные технологии изготовления флэш памяти имеют различное, в порядке уменьшения число циклов перезаписи ячейки. Самое большое у SLC - ~ 2*108, потом MLC - ~ 3*107 и меньше всех у TLC - ~ 6*105. SLC самая надёжная и дорогая, но и самая медленная из трёх, TLC самая дешёвая и быстрая, зато самая ненадёжная, MLC в этом смысле золотая середина - и не столь дорогая как SLC, несколько быстрее её, но намного медленнее чем TLC.
А розничные (десктопные, ширпотреб) SSD базируются на TLC ячейки, а потому их надёжность намного ниже чем у основанных на MLC/SLC дорогих серверных плат, зато при равной ёмкости их цена на порядок ниже чем у серверных, да и их конструктив не позволит вам установить их в сервера.
Что касается способа указания TWB, то каждый производитель использует свой - одни в виде объёма данных, как Intel, другие как SunDisk в виде числа раз гарантированной полной перезаписи накопителя, только итоговый смысл одинаков - в первом случае TWB это сразу объём, во втором его значение нужно умножить на объём конкретного накопителя. А сравнивать число циклов и объём как-то не корректно ибо это хотя и зависимые, но всё же различные величины.
Приведённые вами цифры это случайный отсчёт который не даёт представления о явлени в целом, а я работаю не с единичным случаем, а со статистикой полученной на сотенях тысяч случайных отсчётов. Разработчика полагающегося на "Авось повезёт!"с работы гонят с "волчьим билетом" за профнепригодность ибо по его вине с конвейера пойдёт массовый заводской брак.
gavana
Несколькими абзацами выше я вам уже ответил на ваш вопрос - SSD, как и любое EEPROM это устройство предназначенное для многократного чтения данных без их разрушения, а срок их хранения на нём зависит только от физической природы накопителя. Я думал что вы меня поняли, но судя по вашему вопросу у вас остались сомнения. Развею - режим работы "только чтение" не сказывается на напителе в плане скорости электро-химического разрушения структуры микросхем. Если она не испытает превышающих напряжение пробоя внутреннеей изоляции скачков напряжения, то прослужит лет десять как минимум.
----------
Жив курилка! (Р. Ролан, "Кола Брюньон")
Xeon E5 2697v2/C602/128 GB PC3-14900L/GTX 1660 Ti, Xeon E5-2697v2/C602J/128 Gb PC3-14900L/GTX 1660 Ti |
|
Всего записей: 33218 | Зарегистр. 31-07-2002 | Отправлено: 22:17 15-09-2019 | Исправлено: Victor_VG, 22:22 15-09-2019 |
|
