VictorVG2
| Редактировать | Цитировать | Сообщить модератору
Подробнее...
dimitriy7
Это не глюк, а нормальный режим работы контроллеров памяти предложенный DEC на рассмотрение JDEC ещё в 93-м году. Тогда этот механизм был реализован в ЦП DEC Alpha AXP 21068 имевшим встроенный контроллер ОЗУ (до 512 Мб SDRAM), после Intel получив в своё полное распоряжение архитектуру DEC Alpha AXP раздербанила её по своим проектам. Сначала в Pentium встроили FPU от Alpha AXP 21066 ибо тот, что был у них никуда не годился, а Intel тогда производила Alpha AXP по контракту с DEC, после слияния DEC - COMPAQ они получили право производить и Alpha AXP 2106x и 2116x наравне с Samsung (права на 21264/21364 принадлежат ей - тут Intel в пролёте ), позднее HP купив COMPAQ продала Intel права на архитектуру Alpha AXP, но 21264/21364 Intel не получила и объявила процессор Alpha AXP "тупиковой ветвью развития техники", правда не забыла взять из неё ALU, FPU, TLB, блок балансировки нагрузки и контроллер ОЗУ для своих разработок. Часть решений пошла в чипсеты серии G4x/P4x/Q4x/X48 Express и выше, в том числе и возможность работы разных модулей с индивидуальными таймингами, но сделала это достаточно топорно - меняются только тайминги буферов, а подстройку шины под текущий режим памяти не реализовали (у шины EV6 такой механизм есть, и частота динамически меняется от 100 до 700 МГц) чего хватает для сбоя контроллера если тайминги модулей разные. У ЦП AMD используется шина DEC EV6, только под именем Hyper Transport, а там таких явлений в принципе не бывает.
127
Это умеет практически любая плата на P45, Q45, X48 Express и новее, например бюджетная ASUS P5Q SE - тайминги обоих каналов DDR2 выставляются персонально, понятно что в платах премиум класса (например MSI P45D3 Platinum, MSI P45 Diamond) эта возможность штатная. Да, на G41, P43 такой возможности в BIOS часто нет, но чиспсеты это умеют. [/more] [/more] |
Отправлено: 00:06 01-12-2015 | Исправлено: VictorVG2, 00:08 01-12-2015 |
|
