FinalWire AIDA64 - [112] :: Программы :: Компьютерный форум Ru.Board

thejustsoul

А вы принципиальную электрическую схему устройства посмотрите и увидите что стоит кварцованный задающий генератор к которому привязаны частоты синхронизации. Если же вы через петлю ФАПЧ загоните схему в режим T< t_sum где T длительность синхроимпульса, а t_sum(t_j) суммарная внутренняя задержка цепочки логических элементов (ЛЭ) то выходное состояние ЛЭ станет неопределённым - распишитесь и получите. А t_j отдельно взятого ЛЭ зависит от температуры, напряжения питания и крутизны характеристики S [A/V] (полевой) или коэффициента передачи тока h_21e (биполярный) транзистора и программно не управляется.

Усилительные и частотные свойства полевого транзистора похожи на свойства радиолампы - S с ростом температуры и частоты падает, а для биполярного коэффициент передачи тока базы в схеме с общим эмиттером h_21e=I_k/I_b наоборот растёт и у него наступает металлургический пробой. Усиление полевого транзистора по напряжению K=R_с*S, где R_с приведённое сопротивление в цепи стока, у биполярного происходит усиление по току, но примерно можно считать что его усиление равно h_21e+1, хотя его реальное усиление очень сильно зависит от схемы включения и положения рабочей точки на семействе ВАХ - в схеме с общей базой усиление по напряжению может достигать ~ 2000 раз, а в схеме с общим коллектором менее 1, но с ростом h_21e стремится к ней (эмиттерный повторитель или усилитель тока с высоким входным и низким выходным сопротивлениями), в то время как в схеме с общим эмиттером усиление каскада обычно лежит в пределах 5 - 30 раз. А от физических свойств отдельно взятого транзистора зависит t_j каждого ЛЭ, и вдобавок свойства отдельных транзисторов в пластине полупроводника имеют разброс до ±30% - ±40% что вынуждает всех разработчиков схем вводить частотный запас чтобы они гарантировано работали во всём диапазоне условий эксплуатации заданных в их ТТХ.

А от значения t_sum=Sum(t_j) цепочки ЛЭ схемы зависит её предельная рабочая частота - F_max=1/t_max где t_max максимальная задержка в цепях ЛЭ которых в схеме всегда >=1, так что поднимая частоту синхронизации выше предела вы просто ставите схему в режим когда её внутренние задержки в данных условиях превышают длительность синхросигнала и она перестаёт работать.

И то, что сейчас авторы AIDA64 убрал заведомо недостоверные измерения он прав - программно частоту не измерить т.к. современные ЦП имеют переменную длительность такта, а значит выставить калиброванный измерительный интервал T чтобы оценить частоту как F=N/T где N число импульсов в счётчике, T длительность измерительного интервала нельзя. Значит берём частотомер и смотрим им т.к. у него свой задающий генератор с постоянным периодом синхроимпульсов и с его помощью можно сформировать калиброванный интервал времени отсчёта, а значит его показатели достоверны.

Но, вышесказанное конечно бред и мелочи ибо на форумах грят о рекордах разгона и о том, что все разработчики железа трусы, дураки и перестраховщики. А я как раз из них - разработчик ЭВМ, значит я ничерта не понимаю в их работе и только зря честных юзеров пугаю.

----------
Жив курилка! (Р. Ролан, "Кола Брюньон")
Xeon E5 2697v2/C602/128 GB PC3-14900L/GTX 1660 Ti, Xeon E5-2697v2/C602J/128 Gb PC3-14900L/GTX 1660 Ti

Модерирует : gyra, Maz
Версия для печати • Подписаться • Добавить в закладки
Страницы: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144